本书根据EDA课程教学要求，以提高数字设计能力为目的，系统阐述数字系统开发的相关知识，主要内容包括EDA技术、FPGA/CPLD器件、Verilog硬体描述语言等。全书以Quartus Ⅱ、Synplify Pro软体为平台，以Verilog—1995和Verilog—2001语言标準为依据，以可综合的设计为重点，通过大量经过验证的数字设计实例，系统阐述数字系统设计的方法与技术，由浅入深地介绍Verilog工程开发的知识与技能。
本书的特点是：着眼于实用，紧密联繫教学实际，实例丰富。全书深入浅出，概念清晰，语言流畅。可作为电子、通信、微电子、信息、电路与系统、通信与信息系统及测控技术与仪器等专业本科生和研究生的教学用书，也可供从事电路设计和系统开发的工程技术人员阅读参考。
本书配有教学课件，可从华信教育资源网免费下载。
基本介绍
- 书名：数字系统设计与Verilog HDL（第4版）
- 作者：王金明
- ISBN：9787121124259
- 定价：39.90元
- 出版社：电子工业出版社
- 出版时间：2011-1-1
- 装帧：平装
- 开本：1/16
- 字数：659000
- 版次：1
目录（1~5章）
第1章 EDA技术概述t
1.1 EDA技术及其发展t
1.2 Top-down设计与IP核复用t
1.3 数字设计的流程t
1.4 常用的EDA软体工具t
1.5 EDA技术的发展趋势t
习题1t
第2章 FPGA/CPLD器件t
2.1 PLD器件概述t
2.2 PLD的基本原理与结构t
2.3 低密度PLD的原理与结构t
2.4 CPLD的原理与结构t
2.5 FPGA的原理与结构t
2.6 FPGA/CPLD的编程元件
2.7 边界扫描测试技术t
2.8 FPGA/CPLD的编程与配置t
2.9 FPGA/CPLD器件概述t
2.10 FPGA/CPLD的发展趋势t
习题2t
第3章 Quartus Ⅱ集成开发工具t
3.1 Quartus Ⅱ原理图设计t
3.2 Quartus Ⅱ的最佳化设定t
3.3 Quartus Ⅱ的时序分析t
3.4 基于宏功能模组的设计
习题3t
第4章 Verilog设计初步t
4.1 Verilog简介t
4.2 Verilog模组的结构t
4.3 Verilog基本组合电路设计t
4.4 Verilog基本时序电路设计t
4.5 Synplify Pro综合器t
4.6 Synplify综合器t
习题4t
第5章 Verilog语法与要素t
5.1 Verilog语言要素t
5.2 常量t
5.3 数据类型t
5.4 参数t
5.5 向量
5.6 运算符t
习题5t
6~13章
第6章 Verilog行为语句t
第7章 Verilog设计的层次与风格t
第8章 Verilog有限状态机设计t
第9章 Verilog设计进阶t
第10章 Verilog设计的最佳化t
第11章 Verilog仿真与验证t
第12章 Verilog语言的发展t
第13章 通信与信号处理设计实例t
