种豆资源网

当前位置:首页 > 经验 / 正文

计算机原理与设计:Verilog HDL版

(2021-05-25 22:20:55) 经验
计算机原理与设计:Verilog HDL版

计算机原理与设计:Verilog HDL版

《计算机原理与设计VerilogHDL版》是2011年清华大学出版社出版的图书,作者是李亚民。该书可用作高等院校计算机及信息专业本科生和研究生教材,也可供自学者阅读。

基本介绍

  • 书名:计算机原理与设计:Verilog HDL版
  • 作者:李亚民
  • 定价:49.00元
  • 出版社:清华大学出版社
  • 出版时间:2011年6月1日
  • 开本:16开

内容简介

计算机基础知识及性能评价方法;数字电路及veriloghdl简介;计算机加、减、乘、除及开方的各种算法(包括wallacetree快速乘法器和newton-raphson及goldschmidt除法和开方算法)及其veriloghdl实现;指令系统结构和alu及多连线埠暂存器堆的veriloghdl设计;单周期、多周期和流水线cpu的veriloghdl设计;精确中断和异常处理及其电路实现;浮点算法及带有浮点部件fpu的流水线cpu的veriloghdl设计;多执行绪cpu的veriloghdl设计;存储器、cache和虚拟存储器管理以及带有cache、tlb和fpu的cpu设计;多核cpu的veriloghdl设计:异步通信接口uart、ps/2键盘与滑鼠接口、视频图像阵列vga接口、i2c串列汇流排接口和pci并行汇流排接口的veriloghdl设计;高性能计算机及网际网路设计。书中的veriloghdl原始码基本上都附有功能仿真波形,以便加深对计算机原理的理解和对计算机设计方法的掌握。

图书目录

第1章 计算机基础知识及性能评价
1.1 计算机系统概述
1.1.1 计算机系统的组成
1.1.2 计算机发展简史
1.1.3 计算机指令结构
1.1.4 CISC和RISC
1.1.5 一些基本单位的意义
1.2 计算机的基本结构
1.2.1 RISC CPU的基本结构
1.2.2 多执行绪CPU和多核CPU
1.2.3 存储层次和虚拟存储器管理
1.2.4 I/O接口和汇流排
1.3 如何提高计算机的性能
1.3.1 计算机性能和性能评价
1.3.2 蹤迹驱动模拟和执行驱动模拟
1.3.3 高性能计算机和网际网路
1.4 硬体描述语言
1.5 习题
第2章 逻辑电路及Verilog HDL简介
2.1 基本逻辑门和常用逻辑门
2.2 用Verilog HDL实现基本的逻辑操作
2.3 逻辑门的CMOS电晶体实现以及电晶体级的Verilog HDL
2.3.1 CMOS反向器
2.3.2 CMOS与非门和或非门
2.4 四种风格的Verilog HDL描述
2.4.1 电晶体开关级的Verilog HDL
2.4.2 逻辑门级的Verilog HDL
2.4.3 数据流风格的Verilog HDL
2.4.4 功能描述风格的Verilog HDL
2.5 常用的组合电路及其设计
2.5.1 多路选择器设计
2.5.2 解码器设计
2.5.3 32位移位器设计
2.6 时序电路的设计方法
2.6.1 D锁存器
2.6.2 D触发器
2.6.3 状态转移图及时序电路设计
2.7 习题
第3章 计算机算法及其Verilog HDL实现
3.1 二进制整数
3.1.1 无符号二进制整数
3.1.2 补码錶示的带符号二进制整数
3.2 加减法算法及Verilog HDL实现
3.2.1 加法器和减法器设计
3.2.2 先行进位加法器设计
3.3 乘法算法及Verilog HDL实现
3.3.1 无符号数乘法器设计
3.3.2 带符号数乘法器设计
3.3.3 无符号数Wallace树型乘法器设计
3.3.4 带符号数Wallace树型乘法器设计
3.4 除法算法及Verilog HDL实现
3.4.1 恢复余数除法器设计
3.4.2 不恢复余数除法器设计
3.4.3 带符号数不恢复余数除法器设计
3.4.4 Goldschmidt除法算法
3.4.5 Newton-Raphson除法算法
3.5 开方算法及Verilog HDL实现
3.5.1 恢复余数开方算法
3.5.2 不恢复余数开方算法
3.5.3 Goldschmidt开方算法
3.5.4 Newton-Raphson开方算法
3.6 习题
第4章 指令系统及ALU设计
4.1 指令系统结构
4.1.1 运算元类型
4.1.2 数据在存储器中的存放方法
4.1.3 指令类型
4.1.4 指令结构
4.1.5 定址方式
4.2 MIPS指令格式和通用暂存器定义
……
第5章 单周期CPU及其Verilog HDL设计
第6章 异常和中断处理及其电路实现
第7章 多周期CPU及其verrloghdl设计
第8章 流水线CPU及其Verilog HDL设计
第9章 浮点算法及fpu Verilog HDL设计
第10章 带有CPU的流水线CPU及其Verilog HDL设计
第11章 多执行绪CPU及其Verilog HDL设计
第12章 存储器和虚拟存储器管理
第13章 带有cache及TLB和fpu的CPU设计
第14章 多核CPU及其Verilog HDL设计
第15章 输入/输出接口及设计
第16章 高性能计算机及网际网路设计
参考文献
图索引
表索引
术语索引
搜索
热门图片
最近更新
随机推荐

Powered By 种豆资源网||