数字系统设计与Verilog HDL

内容简介

《数字系统设计与VerilogHDL(第4版)》根据EDA课程教学要求，以提高数字设计能力为目的，系统阐述数字系统开发的相关知识，主要内容包括EDA技术、FPGA/CPLD器件、Verilog硬体描述语言等。全书以QuartusⅡ、SynplifyPro软体为平台，以Verilog—1995和Verilog—2001语言标準为依据，以可综合的设计为重点，通过大量经过验证的数字设计实例，系统阐述数字系统设计的方法与技术，由浅入深地介绍Verilog工程开发的知识与技能。

图书目录

第1章 EDA技术概述1

1.1 EDA技术及其发展1

1.2 Top-down设计与IP核复用4

1.2.1 Top-down设计4

1.2.2 Bottom-up设计5

1.2.3 IP复用技术与SoC5

1.3 数字设计的流程7

1.3.1 设计输入7

1.3.2 综合9

1.3.3 布局布线9

1.3.4 仿真10

1.3.5 编程配置10

1.4 常用的EDA软体工具10

1.5 EDA技术的发展趋势14

习题115

第2章 FPGA/CPLD器件16

2.1 PLD器件概述16

2.1.1 PLD器件的发展历程16

2.1.2 PLD器件的分类17

2.2 PLD的基本原理与结构19

2.2.1 PLD器件的基本结构19

2.2.2 PLD电路的表示方法20

2.3 低密度PLD的原理与结构21

2.4 CPLD的原理与结构26

2.4.1 宏单元结构26

2.4.2 典型CPLD的结构27

2.5 FPGA的原理与结构30

2.5.1 查找表结构30

2.5.2 典型FPGA的结构32

2.6 FPGA/CPLD的编程元件37

2.7 边界扫描测试技术41

2.8 FPGA/CPLD的编程与配置43

2.8.1 在系统可程式43

2.8.2 CPLD器件的编程44

2.8.3 FPGA器件的配置44

2.9 FPGA/CPLD器件概述50

2.10 FPGA/CPLD的发展趋势54

习题255

第3章 Quartus Ⅱ集成开发工具56

3.1 Quartus Ⅱ原理图设计56

3.1.1 半加器原理图设计输入56

3.1.2 编译与仿真60

3.1.3 1位全加器编译与仿真64

3.2 Quartus Ⅱ的最佳化设定65

3.2.1 分析与综合设定65

3.2.2 最佳化布局布线67

3.2.3 设计可靠性检查72

3.3 Quartus Ⅱ的时序分析73

3.3.1 时序设定与分析73

3.3.2 时序逼近75

数字系统设计与Verilog HDL

数字系统设计与Verilog HDL

基本介绍

内容简介

图书目录