《高新科技译丛:数字积体电路分析与设计(第2版)》的初衷是在目前有关电晶体电子学和VLSI设计与製造作为一个独立主题的众多领域的教材间起到桥樑作用。

像第1版一样，《高新科技译丛:数字积体电路分析与设计(第2版)》对积体电路工程师和该领域研究人员至关重要，为他们从事更先进的工作提供所需要的跨学科的引导。

作者：（美国）艾尔斯（John E.Ayers） 译者：杨兵

第1章引言
1.1历史展望与摩尔定律
1.2数字积体电路的电学性能
1.2.1逻辑功能
1.2.2静态电压传输特性
1.2.3瞬态特性
1.2.4扇入和扇出
1.2.5功耗
1.2.6功率延迟积
1.3计算机辅助设计与验证
1.4製造
1.5半导体和结
1.6 MOS电晶体
1.7 MOS门电路
1.8互连
1.9动态CMOS
1.10低功耗CMOS
1.11双稳态电路
1.12存储器
1.13输入
1.14实际的观点
1.15小结
练习题
参考文献
第2章製造
2.1引言
2.2基本的CMOS製造工序
2.3先进的高性能CMOS工艺
2.3.1铜布线
2.3.2金属栅
2.3.3高，c栅介质
2.4光刻和掩膜版
2.5版图和设计规则
2.5.1最小线宽和间隔
2.5.2接触孔和过孔
2.6测试及成品率
2.7封装
2.8老化和加速试验
2.9实际的观点
2.10总结
练习题
参考文献
第3章半导体和pn结
3.1引言
3.2硅的晶体结构
3.3能带
3.4载流子浓度
3.4.1本徵硅
3.4.2 n型硅
3.4.3 p型硅
3，5电流传输
3.6载流子连续性方程
3.7泊松方程
3.8 pn结
3.8.1零偏置（热平衡）
3.8.2耗尽电容
3.8.3正向偏置电流
3.8.4反向偏置
3.8.5反向击穿
3.9金属一半导体结
3.10 SPICE模型
3.11实际的观点
3.12小结
练习题
参考文献
第4章MOS电晶体
4.1引言
4.2 MOS电容
4.3阈值电压
4.4 MOSFET的电流一电压特性
4.4.1线性区工作
4.4.2饱和区工作
4.4.3亚阈值区工作
4.4.4渡越时间
4.5短沟道MOSFET
4.5.1短沟道效应
4.5.2窄沟道效应
4.5.3漏导致的势垒降低
4.5.4沟道长度调製
4.5.5依赖电场的迁移率和速度饱和
4.5.6短沟道MOSFET渡越时间
4.6 MOSFET设计
4.7MOSFET电容
4.7.1氧化层电容
4.7.2 pn结电容
4.7.3密勒效应
4.8 MOSFET恆定电场的按比例缩小
4.9 SPICE中的MOSFET模型
4.9.1MOSFET level 1模型
4.9.2伯克利短沟道绝缘栅场效应电晶体模型
4.10 SPICE说明
4.11实际的观点
4.12小结
练习题
参考文献
第5章MOS门电路
5.1反相器静态特性
5.2临界电压
5.2.1输出高电压VOH
5.2.2输出低电压VOL
5.2.3输入低电压VIL
5.2.4输入高电压VIH
5.2.5开关阈值（中点）电压VM
5.3功耗
5.4传输延迟
5.5扇出
5.6 NOR电路
5.7NAND电路
5.8 XOR电路
5.9一般的逻辑设计
5.10传输电晶体电路
5.11 SPICE验证
5.12实际的观点
5.13小结
练习题
第6章静态CMOS
6.1引言
6.2电压传输特性
6.2.1电压状态1：n—MOS电晶体处于截止区而p—MOS电晶体处于线性区
6.2.2电压状态2：n—MOS电晶体处于饱和区而p—MOS电晶体处于线性区
6.2.3电压状态3：两个MOS电晶体都处于饱和区
6.2.4电压状态4：n—MOS电晶体处于线性区而p—MOS电晶体处于饱和区
6.2.5电压状态5：n—MOS电晶体处于线性区而p—MOS电晶体处于截止区
6.3负载表面分析
6.4临界电压
6.4.1输入低电压VIL
6.4.2开关阈值VM
6.4.3输入高电压VIH
6.5穿通（短路）电流
6.5.1电流状态1：n—MOS电晶体处于截止区
6.5.2电流状态2：n—MOS电晶体处于饱和区
6.5.3电流状态3：p—MOS电晶体处于饱和区
6.5.4电流状态4：p—MOS电晶体处于截止区
6.5.5穿通电流统一的表达式
6.5.6阈值电压的影响
6.6传输延迟
6.6.1从高电平至低电平传输延迟tPHL
6.6.2低电平到高电平传输延迟tPLH
6.6.3传输延迟的设计方程
6.6.4在对称反相器中的传输延迟
6.6.5传输延迟的近似表达式
6.6.6输入上升时间和下降时间的影响
6.7反相器的上升时间和下降时间一
6.7.1下降时间
6.7.2上升时间
6.7.3输入上升时间和下降时间对输出上升时间和下降时间的影响
6.8短沟道CMOS的传输延迟
6.8.1在短沟道CMOS中从高电平至低电平传输延迟
6.8.2短沟道CMOS低电平到高电平的传输延迟
6.8.3短沟道与长沟道延迟方程比较
6.8.4短沟道CMOS传输延迟设计方程
6.9功耗
6.9.1电容开关功耗
6.9.2短路功耗
6.9.3泄漏电流功耗
6.10扇出
6.11作为扇出函式的电路延迟
6.12CMOS环形振荡器
6.13CMOS反相器设计
6.14CMOS NAND电路
6.14.1在CMOS NAND门中电晶体尺寸的调整
6.14.2CMOS NAND门的静态特性
6.14.3CMOS NAND门的动态特性
6.15CMOS NOR电路
6.16 CMOS实现的其他逻辑功能
6.16.1AND—OR—INVERT门电晶体尺寸的调整
6.1774HC系列CMOS
6.18準n—MOS电路
6.19CMOS按比例缩小
6.19.1CMOS_全比例缩小
6.19.2 CMOS的恆定电压按比例缩小
6.20 CMOS中的闩锁
6.21 SPICE验证
6.22实际的观点
6.23小结
练习题
第7章互连线
7.1引言
7.2互连线的电容
7.3互连线的电阻
7.4互连线的电感
7.5互连延时建模
7.5.1电容集总模型
7.5.2分散式模型
7.5.3传输线模型
7.6串扰