《FPGA/CPLD套用技术(Verilog语言版)》按照最新的职业教育教学改革要求，结合国家示範院校建设课程改革成果，以及多年的校企合作经验进行编写。全书以工作任务为导向，系统地介绍了数字系统设计开发环境、可程式逻辑器件的结构和开发工具软体、Verilog HDL语言及其套用、组合逻辑电路设计、时序逻辑电路设计、数字系统的验证、数字系统设计实践等。
基本介绍
- 作者：王静霞 编
- ISBN：9787121122545
- 页数：340
- 定价：35.00元
- 出版时间：2011-1
内容介绍
《FPGA/CPLD套用技术(Verilog语言版)》按照最新的职业教育教学改革要求，结合国家示範院校建设课程改革成果，以及多年的校企合作经验进行编写。全书以工作任务为导向，系统地介绍了数字系统设计开发环境、可程式逻辑器件的结构和开发工具软体、Verilog HDL语言及其套用、组合逻辑电路设计、时序逻辑电路设计、数字系统的验证、数字系统设计实践等。
全书共安排了24个工作任务，由工作任务入手，引入相关知识和理论，通过技能训练引出相关概念、设计技巧，体现做中学、学中练的教学思路与职业教育特色。
《FPGA/CPLD套用技术(Verilog语言版)》配有电子教学课件、习题参考答案和Verilog HDL代码档案，详见前言。
读者对象：《FPGA/CPLD套用技术(Verilog语言版)》内容精炼，易于教学，可作为高职高专院校电子信息类、计算机类、自动化类等专业课程教材，也可作为套用型本科、成人教育、函授学院、电视大学、中职学校相关课程的教材，以及电子工程技术人员的一本好参考书。