全书语言简明易懂，向读者提供不同领域的FPGA套用实例以及完整的设计源程式。

封面
扉页
着作权页
前言
目录
第1章 FPGA开发概要
1.1 可程式逻辑器件简介
1.2 FPGA晶片
1.2.1 FPGA框架结构
1.2.2 Altera公司的FPGA
1.3 FPGA开发工具
1.4 基于FPGA的开发流程
1.4.1 典型FPGA开发流程
1.4.2 FPGA的配置
1.4.3 基于FPGA的SoC设计方法
第2章 硬体描述语言
2.1 VHDL硬体描述语言
2.1.1 程式基本结构
2.1.2 VHDL程式语法规则
2.1.3 并行语句
2.1.4 顺序语句
2.1.5 子程式及子程式调用语句
2.2 Verilog硬体描述语言
2.2.1 Verilog HDL程式基本结构
2.2.2 Verilog HDL数据类型
2.2.3 Verilog HDL运算符
2.2.4 Verilog HDL描述语句
2.2.5 语句的顺序执行与并行执行
2.2.6 Verilog HDL元件例化
第3章 Quartus Ⅱ设计开发环境
3.1 Quartus Ⅱ概述
3.2 Quartus Ⅱ设计流程
3.2.1 设计输入
3.2.2 设计处理
3.2.3 波形仿真
3.2.4 器件编程
3.3 嵌入式逻辑分析仪使用
第4章 基本电路的VHDL设计
4.1 基本电路的VHDL设计
4.1.1 优先编码器
4.1.2 数据选择器
4.1.3 组合逻辑电路与并行语句、进程语句的关係
4.1.4 运算电路
4.1.5 时钟信号
4.1.6 锁存器和触发器
4.1.7 同步、异步信号的描述
4.1.8 同步电路的设计原则
4.1.9 计数器
4.1.10 分频电路
4.1.11 暂存器
4.1.12 状态机
4.1.13 动态扫描电路
4.2 基本电路的Verilog设计
4.2.1 优先编码器
4.2.2 解码器
4.2.3 数据选择器
4.2.4 运算电路的设计
4.2.5 时钟信号
4.2.6 触发器
4.2.7 同步、异步控制信号
4.2.8 计数器
4.2.9 分频器
4.2.10 暂存器
4.2.11 串并转换电路
4.2.12 有限状态机
4.2.13 动态扫描电路
第5章 基于IP的设计
5.1 IP核
5.2 触发器IP核的VHDL设计套用
5.3 存储器IP核的VHDL设计套用
5.4 锁相环IP核的VHDL设计套用
5.5 运算电路IP核的VHDL设计套用
第6章 人机互动接口设计
6.1 键盘扫描电路的VHDL设计
6.1.1 设计原理
6.1.2 设计实现
6.1.3 综合仿真
6.2 液晶驱动电路的VHDL设计
6.2.1 设计原理
6.2.2 设计实现
6.2.3 综合仿真
第7章 数位讯号处理
7.1 差错控制电路的VHDL设计(CRC校验电路)
7.1.1 设计原理
7.1.2 校验电路的VHDL实现
7.1.3 综合仿真
7.2 滤波电路的VHDL设计
7.2.1 设计原理
7.2.2 FIR滤波电路的设计实现
7.2.3 综合仿真
7.3 HDB3基带信号编解码电路的VHDL设计
7.3.1 设计原理
7.3.2 设计实现
7.3.3 综合仿真
第8章 密码算法设计
8.1 分组密码算法的VHDL设计（SM4）
8.1.1 SM4算法原理
8.1.2 设计实现
8.1.3 仿真验证
8.2 流密码算法的VHDL设计(ZUC)
8.2.1 ZUC算法原理
8.2.2 设计实现
8.2.3 仿真验证
8.3 HASH算法的VHDL设计(SM3)
8.3.1 SM3算法原理
8.3.2 设计实现
8.3.3 仿真验证
第9章 基于Nios Ⅱ的SOPC系统开发
9.1 SOPC技术简介
9.1.1 Nios Ⅱ嵌入式处理器
9.1.2 SOPC Builder开发工具
9.1.3 SOPC开发流程
9.2 SOPC硬体开发
9.2.1 启动SOPC Builder
9.2.2 添加CPU及外设IP模组
9.2.3 自定义CPU指令逻辑
9.2.4 自定义外设IP的设计与添加
9.2.5 集成Nios Ⅱ系统至Quartus Ⅱ
9.3 SOPC软体系统开发
9.3.1 创建Nios Ⅱ工程
9.3.2 设定工程的系统属性
9.3.3 程式编写及编译
9.3.4 代码调试及运行
附录 DES算法的S盒
参考文献
封底