《21世纪高等学校计算机专业实用规划教材:数字逻辑与VHDL逻辑设计》可作为计算机科学与技术、网路工程、软体工程等专业的教材，也可供有关专业的工程技术人员参考。

本书是根据计算机类专业教学的需要编写的，既考虑到计算机专业对数字逻辑课程的要求与其他电气信息类专业的不同，也考虑到与计算机组成原理等后继课程的衔接。全书内容包括逻辑代数基础、门电路、VHDL语言基础、组合逻辑电路、触发器、时序逻辑电路、用VHDL设计逻辑电路、半导体存储器、可程式逻辑器件、脉冲波形的产生与整形、数/模与模/数转换等内容。本书系统地介绍了用VHDL设计组合逻辑、触发器、暂存器和时序逻辑的方法。本书的重点内容有丰富的例题和习题，便于自学。
本书可作为计算机科学与技术、网路工程、软体工程等专业的教材，也可供有关专业的工程技术人员参考。

本书是专门为计算机科学与技术专业的数字逻辑课程教学编写的。考虑到计算机科学与技术专业对数字逻辑课程的要求与其他电气信息类专业有所不同，本书在编写时本着“强调逻辑、弱化电子，突出积体电路的外部特性而不是其内部电路，着重于用VHDL设计计算机的部件和计算机系统而不是用中小规模积体电路构成数字系统”的思想，对内容的取捨有以下安排：
（1） 把如何用硬体描述语言VHDL设计逻辑电路与传统的逻辑设计方法有机地融合起来，达到入门快、概念清晰、易学易用的目的。
（2） 在直接后继课程计算机组成原理中有详细讨论的有符号数的编码和运算、ALU等内容没有包含在本书中，以减少不必要的重複。
（3） 对于在计算机的时序系统中用到的多谐振荡器和单稳态触发器，在计算机接口电路中常用的施密特触发器、数/模转换器和模/数转换器等内容都有简单介绍。
（4） 74系列和4000系列中小规模积体电路的引脚排列等内容没有包含在本书中。
本书可用于64学时（含12学时实验）教学，也可用于48学时（含8学时实验）教学。对于48学时教学，可採取不讲可程式逻辑电路、脉冲波形的产生和整形电路、数/模与模/数转换电路、TTL门电路等内容的安排。
若採用本书作为计算机类专业的数字逻辑课程教材，建议实验教学完全放弃传统的实验箱，改用VHDL设计和仿真的形式，实现与后续课程计算机组成原理和计算机系统结构的实验教学的无缝对接。
本书的编写有许多新的尝试，加之作者的经验和水平有限、时间仓促，难免存在缺点和错误，殷切希望各方面的读者多提宝贵意见，并将发现的错误和不当之处及早向本书作者反馈。
最后，感谢郭立智对本书的文字编排等提出的宝贵建议和为书稿所做的工作。

盛建伦
2012年3月于青岛

第1章数字逻辑基础

1.1数制和码制

1.1.1进位记数制

1.1.2不同记数制间的转换

1.1.3二进制数的运算

1.1.4编码

1.2逻辑代数的基本运算

1.2.1逻辑代数的三种基本运算

1.2.2複合逻辑运算

1.3逻辑代数的基本公式和常用公式

1.3.1基本公式和常用公式

1.3.2若干常用公式

1.4逻辑代数的基本定理

1.4.1代入定理

1.4.2反演定理

1.4.3对偶定理

1.5逻辑函式及其表示方法

1.5.1逻辑函式的表示方法

1.5.2逻辑函式的两种标準形式

1.5.3逻辑函式的卡诺图表示法

1.6逻辑函式的公式化简法

1.7逻辑函式的卡诺图化简法

1.8具有无关项的逻辑函式及其化简

1.8.1约束项、任意项和逻辑函式式中的无关项

1.8.2具有无关项的逻辑函式的化简

本章小结

习题1

第2章逻辑门电路

2.1概述

2.2二极体门电路

2.2.1二极体与门

2.2.2二极体或门

2.3CMOS门电路

2.3.1MOS管开关电路

2.3.2CMOS反相器

2.3.3CMOS与非门和或非门

2.3.4漏极开路的CMOS门

2.3.5CMOS传输门和模拟开关

2.3.6三态输出的CMOS门电路

2.3.7CMOS数字积体电路系列

2.4TTL门电路

2.4.1三极体开关电路

2.4.2TTL与非门的工作原理

2.4.3TTL与非门的电压传输特性

2.4.4TTL与非门的静态输入特性和输出特性

2.4.5TTL与非门的动态特性

2.4.6其他类型的TTL门电路

2.4.7TTL积体电路的改进系列

2.5TTL电路与CMOS电路的接口

本章小结

习题2

第3章硬体描述语言VHDL基础

3.1概述

3.2库和程式包

3.2.1库

3.2.2程式包

3.3VHDL的语言要素

3.3.1数据对象

3.3.2数据类型

3.3.3运算操作符

3.4顺序语句

3.4.1赋值语句

3.4.2If语句

3.4.3Case语句

3.5并行语句

3.5.1process 语句

3.5.2并行信号赋值语句

3.6设计实体

3.6.1实体

3.6.2结构体

3.6.3层次结构设计

本章小结

习题3

第4章组合逻辑电路

4.1组合逻辑电路的分析方法和设计方法

4.1.1组合逻辑电路的分析方法

4.1.2组合逻辑电路的设计方法

4.2编码器

4.2.1普通编码器

4.2.2优先编码器

4.3解码器

4.3.1二进制解码器

4.3.2二?十进制解码器

4.3.3用解码器设计组合逻辑电路

4.3.4显示解码器

4.4数据选择器

4.4.1数据选择器概述

4.4.2用数据选择器设计组合逻辑电路

4.5加法器

4.5.1半加器和全加器

4.5.2并行加法器和进位链

4.5.3用加法器设计组合逻辑电路

4.6数值比较器

4.6.1一位数值比较器

4.6.2多位数值比较器

4.7组合逻辑电路中的竞争?冒险现象

4.7.1竞争?冒险现象

4.7.2消除竞争?冒险现象的方法

4.8用VHDL设计组合逻辑电路

本章小结

习题4

第5章触发器和暂存器

5.1概述

5.2锁存器

5.2.1基本RS锁存器

5.2.2门控RS锁存器

5.2.3D型锁存器

5.3触发器的电路结构与动作特点

5.3.1脉冲触发的触发器

5.3.2边沿触发的触发器

5.4触发器的逻辑功能及其描述方法

5.4.1RS触发器

5.4.2JK触发器

5.4.3D触发器

5.4.4T触发器

*5.5触发器的动态特性

5.5.1基本RS锁存器的动态特性

5.5.2门控RS锁存器的动态特性

5.5.3主从结构触发器的动态特性

5.6用VHDL设计触发器

5.7暂存器

5.7.1数码暂存器

5.7.2数据锁存器

5.7.3移位暂存器

5.7.4用VHDL设计暂存器

本章小结

习题5

第6章时序逻辑电路

6.1时序逻辑电路的特点和表示方法

6.1.1时序逻辑电路的特点

6.1.2时序逻辑电路的表示方法

6.2基于触发器的时序逻辑电路的分析

6.2.1同步时序逻辑电路的分析

*6.2.2异步时序逻辑电路的分析

6.3计数器

6.3.1同步计数器

6.3.2异步计数器

6.3.3移位暂存器型计数器

6.4基于触发器的同步时序逻辑电路的设计

6.5基于MSI的时序逻辑电路的分析与设计

6.5.1基于MSI的时序逻辑电路的设计

6.5.2基于MSI的时序逻辑电路的分析

6.6用VHDL设计时序逻辑电路

本章小结

习题6

第7章半导体存储器和可程式逻辑器件

7.1半导体存储器概述

7.2只读存储器

7.2.1掩膜ROM

7.2.2可程式唯读存储器

7.2.3可擦除的可程式唯读存储器

7.2.4快闪记忆体

7.3随机读写存储器

7.3.1静态随机读写存储器

7.3.2动态随机读写存储器

7.4存储器容量的扩展

7.4.1位扩展方式

7.4.2字扩展方式

7.4.3字位扩展

7.5用存储器设计组合逻辑电路

7.6可程式逻辑器件简介

7.6.1概述

7.6.2PLD的分类

7.6.3可程式逻辑器件的逻辑表示

7.6.4通用阵列逻辑

7.6.5现场可程式门阵列

7.6.6PLD的编程

本章小结

习题7

第8章脉冲波形的产生与整形

8.1多谐振荡器

8.1.1环形振荡器

8.1.2对称式多谐振荡器

8.1.3石英晶体多谐振荡器

8.2单稳态触发器

8.2.1积分型单稳态触发器

8.2.2微分型单稳态触发器

8.2.3单稳态触发器的套用

8.3施密特触发器

8.3.1电路原理

8.3.2施密特触发器的套用

本章小结

习题8

第9章数/模与模/数转换电路

9.1概述

9.2数/模转换器

9.2.1权电阻网路D/A转换器

9.2.2倒T形电阻网路D/A转换器

9.3模/数转换器

9.3.1模/数转换的基本原理

9.3.2直接A/D转换器

9.3.3间接A/D转换器

本章小结

习题9

附录A电晶体和液晶显示器基础

附录B逻辑门的符号

参考文献